Menu Maturando
Crea account gratuitoHai già un account? Accedi

Elettrotecnica ed Elettronica · 5. Conversione Analogico-Digitale e Digitale-Analogica

Conversione digitale/analogica: DAC e relativi parametri

  • Riassunto
  • Argomento 3 di 3

Si inizia gratis

Hai ripassato. Adesso mettiti alla prova.

Accedi per salvare i progressi e iniziare un quiz.

Principio e architettura

Il DAC converte un codice binario a nn bit in una tensione analogica proporzionale alla tensione di riferimento VrefV_{ref}. La struttura più diffusa è la rete R-2R: usa solo due valori resistivi, RR e 2R2R, evitando rapporti ohmici estremi tipici della rete pesata. Ogni bit comanda un interruttore che invia corrente al nodo sommante di un operazionale o verso massa.

Vout=Vref⋅D2nV_{out}=V_{ref}\cdot\frac{D}{2^n}

dove D=∑i=0n−1bi2iD=\sum_{i=0}^{n-1} b_i 2^i. Con codice massimo D=2n−1D=2^n-1 si ottiene VFS=Vref2n−12nV_{FS}=V_{ref}\frac{2^n-1}{2^n}: VrefV_{ref} è il riferimento nominale, non un livello necessariamente raggiungibile.

  • La risoluzione è data da nn bit o 2n2^n livelli; il LSB vale Vref/2nV_{ref}/2^n. Per n=12n=12 e Vref=10 VV_{ref}=10\,V, LSB≈2,44 mVLSB\approx 2{,}44\,mV.

Parametri e prestazioni

Gli errori statici comprendono offset (uscita residua a D=0D=0), guadagno (pendenza reale diversa dall'ideale), DNL e INL. Un DNL maggiore di −1LSB-1LSB garantisce la monotonicità. Il tempo di assestamento tst_s è il tempo per rientrare entro ±12LSB\pm \frac{1}{2}LSB dopo un gradino; limita la frequenza massima: fagg=1/tsf_{agg}=1/t_s. In pratica, la scelta del DAC dipende dal compromesso tra accuratezza statica e velocità di aggiornamento.

DACrete R-2RrisoluzioneLSBtempo di assestamentoDNL